(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004 年10 月7 日 (07.10.2004)

PCT

(10) 国際公開番号 WO 2004/086448 A1

(51) 国際特許分類7:

.

H01J 11/02

(21) 国際出願番号:

PCT/JP2004/004171

(22) 国際出願日:

2004年3月25日(25.03.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-088458

2003年3月27日(27.03.2003) JP

(71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真 1 0 0 6 番地 Osaka (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 橘 弘之 (TACHIBANA, Hiroyuki). 藤谷 守男 (FUJITANI, Morio). 野口 原幸 (NOGUCHI, Yasuyuki). 白井 徹也 (SHIRAI, Tetsuya). (74) 代理人: 岩橋 文雄, 外(IWAHASHI, Fumio et al.); 〒 5718501 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内 Osaka (JP).


- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
- 国際調査報告書

[続葉有]

(54) Title: PLASMA DISPLAY PANEL

(54) 発明の名称: プラズマディスプレイパネル



(57) Abstract: plasma display panel stabilized having address characteristics. The plasma display is arranged such that priming discharge takes place between an auxiliary electrode (18) connected with a scanning electrode (6) formed on a front substrate (1) and a priming electrode (14) formed on a back substrate (2), and the margin of priming

discharge is widened by setting the film thickness of a dielectric layer (4) on the front substrate (1) in a region corresponding to a priming cell (gap part 13) thinner than the film thickness of the dielectric layer (4) in a region corresponding to a cell space (11). Consequently, priming particle supply to a discharge cell is stabilized and address characteristics are stabilized by decreasing discharge lag at the time of addressing.

2004/086448 A1 ||||||

 \geq

[続葉有]

5

発明を実施するための最良の形態

以下、本発明の一実施の形態によるPDPについて、図面を用いて説明する。

(実施の形態1)

図1は本発明の実施の形態1におけるPDPを示す断面図、図2は第 1の基板である前面基板側の電極配列を模式的に示す平面図、図3は第 2の基板である背面基板側を模式的に示す斜視図であり、図4はその平 面図である。

図1に示すように、第1の基板であるガラス製の前面基板1と、第2 の基板であるガラス製の背面基板 2 とが放電空間 3 を挟んで対向して配 10 置され、その放電空間3には放電によって紫外線を放射するガスとして、 ネオンおよびキセノン (Xe) などが封入されている。前面基板1上に は、誘電体層4および保護膜(図示せず)で覆われ、かつ、対をなす第 1電極である走査電極6と第2電極である維持電極7とからなる帯状の 電極群が、互いに平行となるように配置されている。この走査電極6お 15 よび維持電極7は、それぞれ透明電極6 a、7 aと、この透明電極6 a、 7 a上に重なるように形成されかつ導電性を高めるための銀などからな る金属母線65、76とから構成されている。また、図1、図2に示す ように、走査電極6と維持電極7とは、走査電極6ー走査電極6ー維持 電極7一維持電極7・・・となるように2本ずつ交互に配列され、隣り 20 合う2つの走査電極6の間に補助電極18が形成され、また、隣り合う 2つの維持電極7の間と走査電極6の間には発光時のコントラストを高 めるための光吸収層8が設けられている。補助電極18は、PDPの非 表示部(端部)で走査電極6と接続されている。図1、図3および図4 に示すように、背面基板2上には、走査電極6および維持電極7と直交 25

25

する方向に、複数の帯状の第3電極であるデータ電極9が互いに平行となるように配置されている。また、背面基板2上には、走査電極6および維持電極7とデータ電極9とで形成される複数の放電セルを区画するための隔壁10が形成されている。隔壁10は、前面基板1に設けられた走査電極6および維持電極7と直交する方向、すなわちデータ電極9と平行な方向に延びる縦壁部10aと、この縦壁部10aに交差するように設けて第1の放電空間であるセル空間11を形成し、かつセル空間11の間に隙間部13を形成する横壁部10bとで構成されている。セル空間11には蛍光体層12が設けられ放電セルが形成されている。

10 また、図3に示すように、背面基板2の隙間部13はデータ電極9と 直交する方向に連続的に形成され、走査電極6同士が隣り合う部分に対 応する隙間部13にのみ、前面基板1と背面基板2間で放電を生じさせ るための第4電極であるプライミング電極14がデータ電極9と直交す る方向に形成され、第2の放電空間であるプライミングセルを形成して いる。プライミング電極14は、データ電極9を覆う誘電体層15上に 形成され、さらにプライミング電極14を覆うように誘電体層16が形 成されている。したがって、プライミング電極14はデータ電極9より も隙間部13に近い位置に形成されている。この構成により、補助電極 18と、背面基板2側に形成されたプライミング電極14との間でプラ イミング放電がおこなわれる。

また、図1、図2に示すように、前面基板1において、走査電極6および維持電極7を覆う誘電体層4には、背面基板2に設けられたプライミング電極14に対応した場所に、プライミング電極14および補助電極18と互いに平行に、溝5が設けられている。したがって、本実施の形態では、第1の基板である前面基板1に形成される誘電体層4が、第

10

20

25


2の放電空間であるプライミングセル(隙間部13)に対応する領域で、その膜厚が第1の放電空間であるセル空間11に対応する領域の膜厚よりも小さくしている。したがって、溝5が設けられた誘電体層4の膜厚が小さい領域では、誘電体層4の静電容量を増加し、補助電極18とプライミング電極14の電極間に電圧を印加した場合に、放電ギャップに印加される実効的な電圧値を高めることができるようになる。この結果、プライミング放電の発生を容易にするとともに、細長い形状を有するプライミングセルにおける放電のバラツキを抑制し、各セル空間11に対して均一なプライミング粒子の供給が可能となる。なお、溝5の形状として均回なアライミング粒子の供給が可能となる。なお、溝5の形状としては図1に示す半円弧の他に、半楕円、角柱なども使用することができ、溝5の幅、深さおよび形状は、プライミング放電を最適化するための設計条件により決定される。また、溝5とプライミング電極14と補助電極18は、図1のCーC線に示すように、それぞれの中心線が一致するのが望ましい。

15 次に、PDPに画像データを表示させる方法について図5を用いて説明する。

PDPを駆動する方法として、1フィールド期間を2進法に基づいた発 光期間の重みを持った複数のサブフィールドに分割し、発光させるサブ フィールドの組み合わせによって階調表示をおこなっている。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。


図 5 は、本発明における P D P を駆動するための駆動波形の一例を示す波形図である。まず、初期化期間において、プライミング電極 P r (図 1 のプライミング電極 1 4)が形成されたプライミングセルでは、正のパルス電圧をすべての走査電極 Y (図 1 の走査電極 6)に印加し、補助電極(図 1 の補助電極 1 8)とプライミング電極 P r との間で初期化が

1/7 FIG. 1



 \bigcirc

2/7 FIG. 2



3/7 FIG. 3

